페이지 1/2

## Searching PAJ

## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-126916

(43)Date of publication of application: 25.05.1993

(51)Int.CI.

G01R 31/28 G06F 11/16 G06F 11/22

(21)Application number: 03-285110

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing:

30.10.1991

(72)Inventor: SAKASHITA NORIYOSHI


**FUJIYAMA TOMOAKI** 

### (54) SEMICONDUCTOR INTEGRATED CIRCUIT WITH TESTING FUNCTION

### (57)Abstract:

PURPOSE: To judge the normal/defective state of a pseudo-random number generator and data compressing device by giving pseudo-random number data to the data compressing device and using their compressed results when self-testing is not performed.

CONSTITUTION: The control of this semiconductor integrated circuit 1 at testing time is performed by using control signals A, B, and S outputted from a test control circuit 5 and the circuit 1 is controlled as a whole. Based on the control signal A, linear feedback shift register(LFSR) 3 for generating pseudo-random numbers outputs a pseudorandom number to a selector 6 which selects an LFSR 4 for compressing data in response to the control signal S. As a result, the pseudo-random number is directly inputted to the LFSR 4 for compressing data. The LFSR 4 compresses the pseudo-random number in response to the control signal B and outputs the compressed result to the outside of the circuit 1 at the end of self-testing. Therefore, the LSFRs 3 and 4 can be directly tested without operating a functional block 2.



### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration] [Date of final disposal for application]

[Patent number]

Searching PAJ 페이지 2 / 2

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

### (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

### (11)特許出願公開番号

# 特開平5-126916

(43)公開日 平成5年(1993)5月25日


(51) Int.Cl. <sup>5</sup> G 0 1 R 31/28	識別記号	庁内整理番号 F I		技術表示箇所	
G 0 6 F 11/16 11/22		7313-5B 9290-5B 6912-2G	G 0 1 R	31/28	v
					請求項の数8(全 15 頁)
(21)出願番号	<b>特顧平3-285110</b>		(71)出願人	000006013 三菱電機株式会社	4
(22)出顧日	平成3年(1991)10月30日		()	東京都千代田区	ェ 丸の内二丁目2番3号
			(72)発明者	• #	原4丁目1番地 三菱電機 エス・アイ研究所内
			(72)発明者	藤山 等章 兵庫県伊丹市瑞山 株式会社北伊丹	京4丁目1番地 三菱電機 製作所内
			(74)代理人	弁理士 深見 夕	

### (54) 【発明の名称】 テスト機能付き半導体集積回路

### (57)【要約】

【目的】 機能プロックを動作させることなく、疑似乱 数発生用LFSRやデータ圧縮用LFSRなどのテスト 用回路を直接テストすることを可能にする。

【構成】 テスト対象となる機能プロック2、疑似乱数発生用LFSR3、データ圧縮用LFSR4、テスト制御回路5により構成されたテスト機能付き半導体集積回路1に、疑似乱数発生用LFSR3の発生する疑似乱数を機能プロック2に入力するかデータ圧縮用LFSRに直接入力するかを選択するセレクタを備えたことを特徴とする、テスト機能付き半導体集積回路。



#### 【特許請求の範囲】

【請求項1】 信号処理機能を有する機能プロックと、 疑似乱数データを発生する疑似乱数発生器と、前記機能 ブロックによる疑似乱数データの処理データを圧縮する データ圧縮器と、前記機能プロック、疑似乱数発生器お よびデータ圧縮器を制御するテスト制御回路とを備えた テスト機能付き半導体集積回路であって、

前記機能プロックのテストを行なっていないときに前記 疑似乱数発生器により発生された疑似乱数データを前記 ト機能付き半導体集積回路。

【請求項2】 前記疑似乱数発生器は、N(Nは自然 数) 段のフリップフロップと排他的論理和ゲートとを備 えたリニアフィードパックシフトレジスタであり、前記 データ圧縮器は、M (Mは自然数) 段のフリップフロッ プと排他的論理和ゲートとを備えたリニアフィードバッ クシフトレジスタである、前記請求項1記載のテスト機 能付き半導体集積回路。

【請求項3】 前配疑似乱数データをデータ圧縮器に与 よび前記機能ブロックとの間に接続され、前記制御回路 からの制御信号に応答して前記データ圧縮器を選択する 手段を含む、前記請求項1記載のテスト機能付き半導体 集積回路。

【請求項4】 前記疑似乱数発生器のビット長が前記デ ータ圧縮器のピット長よりも長い場合には、前記疑似乱 数発生器のビット長さを前記データ圧縮器のビット長に 圧縮する圧縮手段を含む、前記請求項1記載のテスト機 能付き半導体集積回路。

ータ圧縮機のピート長よりも短い場合は、前記疑似乱数 発生器と前記データ圧縮器のビット長の差に対応するビ ット数の固定値を前記データ圧縮器に与える手段を含 む、前記請求項1記載のテスト機能付き半導体集積回 路。

【請求項6】 信号処理機能を有する機能プロックと、 疑似乱数データを発生する疑似乱数発生器と、前記機能 プロックによる疑似乱数データの処理データを圧縮する データ圧縮器と、前記機能プロック、疑似乱数発生器お よびデータ圧縮器を制御するテスト制御回路とを備えた 40 テスト機能付き半導体集積回路であって、

前記機能プロックのテストを行なっていないときに、前 配疑似乱数発生器により発生された疑似乱数データを前 記テスト制御回路に与える手段と、

前記機能プロックのテストを行なっていないときに前記 テスト制御回路の疑似乱数データに対する応答データを 前記データ圧縮器に与える手段とを含むことを特徴とす るテスト機能付き半導体集積回路。

【請求項7】 前配疑似乱数データのビット長を前配テ スト制御回路の入力信号のピット長に変換する手段を含 50 む、前記請求項6記載のテスト機能付き半導体集積回

【請求項8】 前記制御回路の出力信号のビット長を前 配データ圧縮器のビット長に変換する手段を含む、前配 請求項6記載のテスト機能付き半導体集積回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は疑似乱数発生器とデー 夕圧縮器とを用いて自己テスト機能を実現したテスト機 データ圧縮器に与える手段を含むことを特徴とするテス 10 能付き半導体集積回路に関し、特に疑似乱数発生器およ びデータ圧縮としてリニアフィードバックシフトレジス 夕(以下、LFSRと称する)を用いたテスト機能付き 半導体集積回路に関する。

[0002]

【従来の技術】半導体集積回路は高密度化および多機能 化され、高信頼性が要求されている。このため、各機能 についてあらゆるテストを行なう必要がある。このテス トを行なうために外部からデータを与えるようにしたの では、テスト時間が長大化し、テストコストの増大を招 える手段は、前記疑似乱数発生器と前記データ圧縮器お 20 くことになる。そこで、最近では同一チップ内に半導体 集積回路自信をテストするためのテスト回路を組込み、 このテスト回路によってセルフテストを行なう方法が採 用されている。

【0003】図11はこのような自己テスト機能を実現 したテスト機能付き半導体集積回路のプロック図であ る。図11を参照して、この半導体集積回路1は、テス ト対象となる機能プロック2、疑似乱数発生用LFSR 3、データ圧縮用しFSR4およびテスト制御回路5を 備える。テスト制御回路5は疑似乱数発生用3およびデ 【請求項5】 前配疑似乱数発生器のピート長が前記デ 30 ータ圧縮用LFSR4を制御するための制御信号Aおよ びBを出力する。疑似乱数発生用LFSR3は、テスト 制御回路5からの制御信号Aに応答して、テストデータ としての疑似乱数データを発生し、発生した疑似乱数デ ータを機能プロック2に与える。機能プロック2は、通 常動作時においては、各種論理信号を予め定められた論 理に従って処理して各種の機能を達成するプロックであ る。この機能プロック2はテスト時には疑似乱数発生用 LFSR3からの疑似乱数データを予め定められた論理 に従って処理する。データ圧縮用しFSR4は、テスト 制御回路5からの制御信号Bに応答して機能プロック2 により処理されたテストデータを圧縮する。このような 機能を有する疑似乱数発生用LFSR3およびデータ圧 縮用しFSR4の一例として文献(COMPUTER SCIENCE PRESS社発行, M. ABRAMO VICI, M. A. BREUR, A. D. FRIEDM AN著, DIGITAL SYSTEMS TESTI NGANDTESTABLE DESIGNOP445 ~447, p473~474) に配載されたLFSRが

【0004】図12は前配文献に記載された疑似乱数発

生用LFSRを4ピット構成にしたプロック図であり、図13はデータ圧縮用LFSRを4ピット構成にしたプロック図である。図12を参照して、この疑似乱数発生用LFSR3は、直列的に接続された4つのフリップフロップ50と初段のフリップフロップの出力と3段目のフリップフロップの出力との排他的論理和を取る排他的論理和ゲート52とを含む。

【0005】動作において、各フリップフロップ52はデータのラッチを行なうクロック(図示しない)が入力されており、クロックの変化に応じて次段へのシフトを 10行なうように構成している。前段へのフィードバックをかけるときにはフィードバック信号を排他的論理和ゲート52により受けて出力する。フィードバックをかけるフリップフロップの出力位置(一般にタップとよばれる)は、一般に特性多項式で求めることができる。このタップの位置とフリップフロップの段数を最適化することで最大2\*-1の周期の疑似乱数を発生する。図12の4ビット構成の場合には、最大2'-1の疑似乱数が発生可能であるが、タップの位置が最適化されていないため7種の疑似乱数を発生する。 20

【0006】各フリップフロップ50の初期値を"1110"としかつ各々の出力をX1~X4とした場合の疑似乱数を表1に示す。

[0007]

【表1】

X1	<b>X2</b>	ХЗ	Х4
1	1	1	0
0	1	1	1
1	0	1	1
0	1	0	1
0	0	1	0
1	0	0	1
1	1	0	0

【0008】表1に示す疑似乱数は次のようにして発生される。まず、各フリップフロップ50の初期値を"1110"に設定する。次に、クロックにより各フリップフロップの値を次段にシフトし、排他的論理和ゲート52にX1とX3の値"1"と"1"を入力し、同時に出力"0"を初段のフリップフロップに入力する。それによりデータは"0111"に変化する。以後同様にクロックを入力するごとにシフトを行ない次々と疑似乱数を発生させる。

【0009】図13は図12と同様の考え方でデータ圧 縮器を構成したもので、タップの位置を最適化すること である固定値に収束しないデータ圧縮器を構成できる。

【0010】図11ないし図13に示したテスト機能付き半導体集積回路の動作を説明する。まず、自己テスト時にはテスト制御回路5により集積回路1全体を制御する。制御信号Aにより疑似乱数発生用LFSR3から疑似乱数が発生する。制御信号Bによりデータ圧縮用LFSR4においてデータ圧縮を行なう。疑似乱数発生用LFSR3の疑似乱数を用い、集積回路1内部の各機能プロック2を動作させる。各機能プロック2の動作結果は制御信号Bによりデータ圧縮用LFSRに取込まれ、ここでデータ圧縮される。機能プロック2をすべて動作させデータ圧縮が終了した後に、圧縮結果を集積回路1外部に出力し、良/不良を判定する。なお、この例では圧縮結果をそのまま集積回路1外部に出力しているが、自己テストの期待値と圧縮結果を比較する判定回路を内蔵し、良/不良結果を外部に出力する場合もある。

【0011】図14は多ピット構成のLFSRを複数個

20 用いた半導体集積回路(マイクロプロセッサ)を示すプ ロック図である。このマイクロプロセッサは文献(IC CD86 proceeding p. 169~173 "BUILT IN SELF TEST OF T HE8038") に記載されている。同図を参照して、 **PLAはプログラマブルロジックアレイ、BINARY** はパイナリーカウンタ、CROMはROM、ALU25 は期待値と実際の圧縮値を比較する比較用演算器、EA XレジスタはALUでの比較結果を格納するレジスタで ある。この構成では、テスト用回路として3種の疑似乱 30 数発生用しFSR3(11ピット、19ピット、16ピ ット)、8種のデータ圧縮用LFSR(16ピット× 5, 18ピット, 19ピット, 37ピット)、テスト用 制御回路と比較用演算器を設けている。これらのテスト 用ハードウエアは半導体集積回路の面積の数%ないし十 数%を占めるため、テスト用ハードウエア自体の不良は 無視できなくなる。

[0012]

【発明が解決しようとする課題】多数の複雑な論理回路プロックで構成されるマイクロプロセッサにおいては、40 LFSRを用いたテスト回路を内蔵しテストの容易化を図っている。従来例のようにテスト回路として11種のLFSRと制御回路を設けたマイクロプロセッサでは、テスト回路の不良が無視できず、テスト回路自体のテストが必要となる。従来では機能プロックをテスト回路を用いて動作させ、間接的にテスト回路の正常動作を確認しなければならないという問題があった。

【0013】それゆえに、この発明は上配のような問題 点を解消するためになされたもので、テスト用ハードウ エアのテストが可能な半導体集積回路を実現することを 50 目的とする。

[0014]

【課題を解決するための手段】前記目的を達成するため の第1の発明に係るテスト機能付き半導体集積回路は、 信号処理機能を有する機能プロックと、疑似乱数データ を発生する疑似乱数発生器と、前記機能プロックによる 疑似乱数データの処理データを圧縮するデータ圧縮器 と、前記機能プロック、疑似乱数発生器およびデータ圧 縮器を制御するテスト制御回路とを備えたテスト機能付 き半導体集積回路であって、前記機能プロックのテスト を行なっていないときに前記疑似乱数発生器により発生 10 された疑似乱数データを前配データ圧縮器に与える手段 を含むことを特徴とする。

【0015】また、第2の発明は信号処理機能を有する 機能ブロックと、疑似乱数データを発生する疑似乱数発 生器と、前配機能プロックによる疑似乱数データの処理 データを圧縮するデータ圧縮器と、前記機能プロック、 疑似乱数発生器およびデータ圧縮器を制御するテスト制 御回路とを備えたテスト機能付き半導体集積回路であっ て、前記機能プロックのテストを行なっていないとき に、前記疑似乱数発生器により発生された疑似乱数デー 夕を前記テスト制御回路に与える手段と、前記機能プロ ックのテストを行なっていないときに前記テスト制御回 路の疑似乱数データに対する応答データを前記データ圧 縮器に与える手段とを含むことを特徴とする。

[0016]

【作用】第1の発明におけるテスト機能付き半導体集積 回路は、機能プロックのテストを行なっていないとき、 すなわち、自己テストを行なっていないときに疑似乱数 データをデータ圧縮器に与えることができるので、デー 夕圧縮された結果を用いて、疑似乱数発生器およびデー 30 夕圧縮器の良/不良を判定できる。

【0017】また、第2の発明では自己テストを行なっ ていないときに疑似乱数データをテスト制御回路に与え かつテスト制御回路の疑似乱数データに対する応答デー タをデータ圧縮器に与えるので、データ圧縮された結果 を用いてテスト制御回路の良/不良を判定できる。

[0018]

【実施例】以下、この発明の実施例を図について説明す る。図1は、本発明の一実施例を示すプロック図であ る。図1に示すテスト機能付き半導体集積回路が図11 40 のテスト機能付き半導体集積回路とことなるところは、 疑似乱数用LFSR3と機能プロック2との間にセレク タ6が設けられていることである。その他の回路につい ては、図11と同様であり同一の符号を付しその説明は 適宜省略する。セレクタ6は、テスト制御回路5からの セレクト信号Sに応答して疑似乱数用LFSR3からの データを直接LFSR4に与える径路を選択する。

【0019】次に、図1に示したテスト機能付き半導体 集積回路の動作を説明する。テスト時の制御はテスト制

ない、集積回路1全体を制御する。自己テスト時には、 制御信号Aに応答して疑似乱数発生用LFSR3が疑似 乱数を出力し、セレクタ6に入力する。セレクタ6は制 御信号Sに応答して機能プロック2側を選択する。それ によって疑似乱数が機能プロック2に入力される。その 後機能プロック 2 が疑似乱数を入力データとして動作 し、動作結果をデータ圧縮用LFSR4に入力する。デ ータ圧縮用LFSR4は制御信号Bに応答して機能プロ ック2の動作結果を圧縮し、圧縮結果を集積回路1の外 部に出力する。

【0020】テスト回路のテスト時には、制御信号Aに より疑似乱数発生用LFSR3から疑似乱数を出力し、 セレクタ6に入力する。セレクタ6は制御信号Sに応答 してデータ圧縮用LFSR4側を選択する。それにより 疑似乱数は直接データ圧縮用LFSR4に入力される。 その後、データ圧縮用LFSR4は制御信号Bに応答し て疑似乱数を圧縮し、自己テストの最後にその圧縮結果 を集積回路1の外部に出力する。このことにより、機能 プロック2を動作させることなく、疑似乱数発生用LF SR3およびデータ圧縮用LFSR4を直接テストする ことが可能となる。

【0021】図2は、この発明の第2の実施例を示すプ ロック図である。図2を参照して、このテスト機能付き 半導体集積回路が図1の半導体集積回路と異なるところ は、セレクタ6とデータ圧縮用LFSR4との間にピッ ト圧縮器 7 が設けられていることである。ピット圧縮器 7は、疑似乱数発生用LFSR3のデータ長がNピッ ト、データ圧縮用LFSR4のデータ長がMビットでN >Mの場合に用いられる。

【0022】動作において、テスト回路のテスト時に は、セレクタ6から出力したNビットの疑似乱数をビッ ト圧縮器 7 に入力する。ビット圧縮器 7 は、制御回路 5 からの制御信号Cに応答してセレクタ7を通して与えら れるNビットの疑似乱数をMビットの圧縮し、データ圧 縮用LFSR4に入力する。それにより、疑似乱数発生 用しFSR3とデータ圧縮用LFSR4とのピット長さ が異なっていても各LFSR3および4のテストを行な うことが可能となる。

【0023】図3は図2のピット圧縮器7としてNビッ トレFSRを用いた例を示す。図4は図2のピット圧縮 器としてNピットのうちのN-M+1の疑似乱数を1ピ ットの圧縮するLFSRを用いた例である。図1のビッ ト圧縮器では、N-M+1ビットを圧縮するLFSR と、M-1ピットの疑似乱数とによりMピットの疑似乱 数を発生することができる。すなわち、ビット長さの差 のみを圧縮することができる。

【0024】図5は、図2のピット圧縮器として複数の 排他的論理和ゲートを用いた例である。

【0025】図3ないし図5の構成から明らかなよう 御回路 5 から出力する制御信号A, BおよびSにより行 50 に、ピット圧縮器としては各種の態様があり、Nピット

. •

をMピットに圧縮できかつ乱数性を失わない限り、あらゆる構成を取ることが可能である。

【0026】なお、図2ないし図5の実施例では、N>Mの場合を示したが、N<Mの場合には、ビット長の長い疑似乱数データが必要となる。

【0027】図6は、この発明の第3の実施例を示すプロック図である。図6を参照して、このテスト機能付き半導体集積回路が図2の半導体集積回路と異なるところは、ピット圧縮器7に変えて、制御回路5から出力される制御信号Dに応答して"H"または"L"の固定値を 10発生する固定値入力回路8が設けられていることである。

【0028】動作において、テスト回路のテスト時には、セレクタ6から出力したNビットの疑似乱数データをデータ圧縮用LFSR4に入力する。同時に制御信号 Dに応答して固定値入力回路8は、M-Nビットの固定値を発生し、データ圧縮用LFSR4の入力ビット数に対応したビット長のデータを発生することができるので、疑 似乱数発生用LFSR3のみならずデータ圧縮用LFS 20 R4のテストを行なうことができる。

【0029】図7は、図6に示した固定値入力回路8の一例を示す回路図である。この固定値入力回路は、複数のPチャネルトランジスタTR1と、複数のNチャネルトランジスタTR2と、インパータ8aとを含む。インパータ8aは、その入力端子が制御信号Tを受けるように接続され、その出力端子が各PチャネルトランジスタTR1のゲートに接続される。各PチャネルトランジスタTR1は、そのソースが電源電圧Vccに接続され、そのドレイン電極がデータ圧縮用しFSR4に接続される。各NチャネルトランジスタTR2はそのゲートが制御信号Dを受けるように接続され、そのソースが接地され、そのドレインがデータ圧縮用しFSR4に接続される。

【0030】動作において、制御信号Dが"H"レベルのときには、PチャネルトランジスタTR1およびNチャネルトランジスタTR2のすべてがON状態となり、PチャネルトランジスタTR1からは"H"レベルが出力され、NチャネルトランジスタTR2からは"L"レベルが出力される。この結果、固定値入力回路8は、M 40-Nピットの固定値を発生することができる。このM-Nピットの固定値は、データ圧縮用LFSR1に与えられ、データ圧縮用LFSR4は、M-Nピットの固定値とNピットの疑似乱数データとからなるデータを圧縮す

【0031】なお、前配図1、図2および図6では、1 対のLFSRの場合について説明したが、複数対の場合 でも、同様の考え方でLFSRのテストを行なえばよ い。また、テスト用制御回路5は集積回路1のマイクロ プロセッサの命令などで制御してもよく、あるいは集積 50 回路1外部からの入力信号で制御してもよい。

【0032】図8は、この発明の第4の実施例を示すプロック図である。図8に示すテスト機能付き半導体集積回路は、テスト制御回路5のテストを行なうことを可能にする。図8を参照して、このテスト機能付き半導体集積回路が図1の半導体集積回路と異なるところは、

- (1) セレクタ6と、テスト制御回路5 ~ との間にセレクタ16が設けられていること、(2) テスト制御回路5 ~ の出力データまたは機能プロック2の出力データを選択するセレクタ26が設けられていることである、
- (3) テスト制御回路5 が1対のLFSR 3および4とを制御する制御信号AおよびC、セレクタ6、16および26を制御するための制御信号B, EおよびDを発生していることである。なお、Fは制御回路5 の内部信号である。その他の回路については、図1と同様であり、同一符号を付しその説明は適宜省略する。

【0033】セレクタ16は、外部からのテスト制御入力1 Tおよび内部で発生したテスト制御入力2 Tまたはセレクタ6を通して与えられる疑似乱数を選択しテスト制御回路5 だ入力する。セレクタ26は、テスト制御回路5 の出力する制御信号A~Eまたは機能プロック2の動作出力を選択してデータ圧縮用LFSR4に入力する。

【0034】次に、図8に示すテスト機能付き半導体集積回路の動作を説明する。まずテスト時の制御はテスト制御回路5 から出力制御信号A~Eにより行ない、集積回路1全体を制御する。自己テスト時には制御信号Aにより疑似乱数発生用LFSR3から疑似乱数を出力しセレクタ6に入力する。セレクタ6は、制御信号Bに応答して機能プロック2個を選択して、疑似乱数を機能プロック2に入力する。疑似乱数を入力とした機能プロック2の動作結果はセレクタ26により選択されデータ圧縮用LFSR4は制御信号Cに応答して動作結果を圧縮して自己テストの最後に圧縮結果を集積回路1の外部に出力する。なお、セレクタ16は制御信号Eに応答してテスト制御入力値Tおよび2Tを選択しテスト制御回路5に入力している。

【0035】テスト回路のテスト時には、制御信号Aに応答して疑似乱数発生用LFSR3が疑似乱数を発生する。この発生された疑似乱数はセレクタ6に入力される。セレクタ6は制御信号Bに応答してテスト制御回路5側を選択し、疑似乱数をセレクタ16に入力する。セレクタ16は制御信号Eに応答して疑似乱数を選択しテスト制御回路5に入力する。テスト制御回路5の出力する制御信号A~Eは疑似乱数発生用LFSR3を始めとする各テストプロックに入力すると同時にセレクタ26に疑似乱数データを入力する。また、テスト制御回路5内の制御信号Fもセレクタ26に入力される。セレクタ26は制御信号Dに応答して制御回路5から出力され

る制御信号A~Fを圧縮し、その圧縮結果を集積回路1 の外部に出力する。こうすることにより、機能プロック 2を動作することなく、疑似乱数発生用LFSR3、デ ータ圧縮用LFSR4、テスト制御回路5のテストを直 接行なうことが可能となる。すなわち、テスト回路のテ スト時には疑似乱数をテスト制御回路5に入力し、テス ト制御回路の出力である制御信号A~Eをデータ圧縮し て確認することにより、テスト用ハードウエアのテスト を実現している。

LFSR3のデータ長とテスト制御回路5 の入力信号 データ長が同じであり、かつテスト制御回路 5 ´の出力 信号データ長とデータ圧縮用LFSR4のデータ長が同 じであることを条件とするが、それぞれのデータ長が異 なる場合は、図9に示すようにデータ長を調製する回路 を設ける必要がある。

【0037】図9は、この発明の第5の実施例を示すプ ロック図である。このテスト機能付き半導体集積回路が 図8の半導体集積回路と異なるところは、(1)疑似乱 数発生用LFSR3のデータ長がNビットでテスト制御 20 回路5´の入力信号データ長がPビットでN>Pであ り、かつ制御信号A~Hの総データ長がQビットでデー 夕圧縮用LFSR4のデータ長がMビットでQ>Mであ ること、(2) データを圧縮するために、セレクタ6と セレクタ16との間にピット圧縮回路11が設けられ、 セレクタ26とデータ圧縮用LFSR4との間にデータ 圧縮回路12が設けられていることである。

【0038】動作においてテスト回路のテスト時にはセ レクタ6から出力した疑似乱数をテスト制御回路5に入 カする。ピット圧縮回路7は制御信号Hに応答してNビ 30 ットの疑似乱数をPビットに圧縮し、テスト制御回路5 に入力する。また、セレクタ26から出力した総ピッ ト長Qのテスト制御信号A~Hはビット圧縮回路17で Mピットに圧縮されてデータ圧縮回路4に入力される。

【0039】なお、ビット圧縮回路11および12とし ては、前述した図3ないし図5のピット圧縮回路を用い ることができる。

【0040】なお、第5の実施例ではデータ長さの関係 がN>P, Q>Mの場合を示したが、逆にN<Pおよび Q<Mの場合には、図10に示すようなピット長を調整 40 する回路を設ける。

【0041】図10は、この発明の第6の実施例を示す ブロック図である。このテスト機能付き半導体集積回路 が図9に示す集積回路と異なるところは、ピットの関係 がNくPかつQ<Mであり、かつビット圧縮回路11に 変えて固定値入力回路13が設けられ、ピット圧縮回路 12に変えて固定値入力回路14が設けられていること である。固定値入力回路13はテスト制御回路5~から の制御信号Jに応答してP-Nピットの固定値を発生す る。固定値入力回路14はテスト制御回路5 からの制 50 る。

10 御信号 I に応答してM-Qピットの固定値を発生する。

【0042】動作において、テスト回路のテスト時には セレクタ6から出力したNピットの疑似乱数をテスト制 御回路5 ′に入力する。同時に制御信号」に応答して固 定値入力回路?により発生されたP-Nビットの固定値 がテスト制御回路5 に入力される。それにより、テス ト制御回路5 にはテスト制御回路5 の入力信号デー 夕長に対応したデータが与えられる。 テスト制御回路 5 に入力されたPビットのデータに基づいて制御信号A 【0036】なお、図8の実施例では、疑似乱数発生用 10 ~ J を発生する。セレクタ10はテスト制御回路5 か らの制御信号Dに応答してデータA~Fを選択し、これ をデータ圧縮用LFSR4に与える。このとき、固定値 入力回路14は、テスト制御回路5´からの制御信号I に応答してM-Qビットの固定値を発生し、データ圧縮 用LFSR4に与える。このようにしてデータ圧縮用し FSR4に与えられるデータ長はMビットになる。デー 夕圧縮用LFSR4により圧縮されたデータを外部に出 カレ、この出力されたデータと期待値とを比較すること により、疑似乱数発生用LSFR3、テスト制御回路5 およびデータ圧縮用LFSR4の良/不良のテストを 行なうことができる。

> 【0043】なお、この固定値入力回路13および14 として前述した図7の固定値入力回路を用いることがで きる。

> 【0044】以上説明したように各テスト用ハードウエ アの出力するデータ長が異なる場合においても、データ 長を合わせることでテスト回路のテストが実現できる。 [0045]

【発明の効果】以上のようにこの発明によれば、テスト 用に設けたLFSRを有効に利用することでテスト用に 設けたテスト回路を少ないハードウエアを追加するだけ で直接テストを行なうことが可能になる。したがって、 機能プロックをテストして間接的にテスト回路の正常動 作を確かめていた従来に比べ不良検出率が向上するとい う効果が得られる。

### 【図面の簡単な説明】

- 【図1】この発明の一実施例を示すプロック図である。
- 【図2】この発明の第2の実施例を示すプロック図であ
- 【図3】ビット圧縮回路の一例を示すプロック図であ
  - 【図1】ビット圧縮回路の一例を示すプロック図であ
  - 【図5】ビット圧縮回路の一例を示すプロック図であ
  - 【図6】この発明の第3の実施例を示すプロック図であ
  - 【図7】図6の固定値入力回路の回路図である。
- 【図8】この発明の第4の実施例を示すプロック図であ

【図9】この発明の第5の実施例を示すプロック図である。

【図10】この発明の第6の実施例を示すプロック図である。

【図11】従来のテスト機能付き半導体集積回路のプロック図である。

【図12】疑似乱数発生用LFSRの一例を示すプロック図である。

【図13】データ圧縮用LFSRの一例を示すプロック 図である。

【図14】従来のテスト機能付き半導体集積回路の構成

図である。


### 【符号の説明】


1 テスト機能付き半導体集積回路

12


- 2 機能プロック
- 3 疑似乱数発生用LFSR
- 4 データ圧縮用LFSR
- 5,5 テスト制御回路
- 6, 16, 26 セレクタ
- 7, 11, 12 ビット圧縮回路
- 10 8, 13, 14 固定值入力回路


【図1】






【図2】







【図6】




【図7】




【図12】




【図13】




【図8】




【図11】




[図9]



【図10】





【手続補正書】

【提出日】平成4年8月31日

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】請求項3

【補正方法】変更

【補正内容】

【請求項3】 前記擬似乱数データをデータ圧縮器に与える手段は、前記擬似乱数発生器と前記データ圧縮器および前記機能プロックとの間に接続され、前記テスト制御回路からの制御信号に応答して前記データ圧縮器を選択する手段を含む、前記請求項1記載のテスト機能付き半導体集積回路。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】請求項8

【補正方法】変更

【補正内容】

【請求項8】 前記<u>テスト</u>制御回路の出力信号のピット 長を前記データ圧縮器のピット長に変換する手段を含む、前記請求項6記載のテスト機能付き半導体集積回路。 【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】0002

【補正方法】変更

【補正内容】

[0002]

【従来の技術】半導体集積回路は高密度化および多機能化され、高信頼性が要求されている。このため、各機能についてあらゆるテストを行なう必要がある。このテストを行なうために外部からデータを与えるようにしたのでは、テスト時間が長大化し、テストコストの増大を招くことになる。そこで、最近では同一チップ内に半導体集積回路白体をテストするためのテスト回路を組込み、このテスト回路によってセルフテストを行なう方法が採用されている。

【手続補正4】

【補正対象書類名】明細書

【補正対象項目名】 0003

【相正方法】変更

【補正内容】

【0003】図11はこのような自己テスト機能を実現

したテスト機能付き半導体集積回路のブロック図であ る。図11を参照して、この半導体集積回路1は、テス ト対象となる機能プロック2、疑似乱数発生用LFSR 3、データ圧縮用LFSR4およびテスト制御回路5を 備える。テスト制御回路5は疑似乱数発生用LFSR3 およびデータ圧縮用LFSR4を制御するための制御信 号AおよびBを出力する。疑似乱数発生用LFSR3 は、テスト制御回路5からの制御信号Aに応答して、テ ストデータとしての疑似乱数データを発生し、発生した 疑似乱数データを機能プロック2に与える。機能プロッ ク2は、通常動作時においては、各種論理信号を予め定 められた論理に従って処理して各種の機能を達成するブ ロックである。この機能プロック2はテスト時には疑似 乱数発生用LFSR3からの疑似乱数データを予め定め られた論理に従って処理する。データ圧縮用LFSR4 は、テスト制御回路5からの制御信号Bに応答して機能 ブロック2により処理されたテストデータを圧縮する。 このような機能を有する疑似乱数発生用LFSR3およ びデータ圧縮用LFSR4の一例として文献(COMP UTERSCIENCE PRESS社発行, M. AB RAMOVICI, M. A. BREUER, A. D. F RIEDMAN著, DIGITAL SYSTEMST ESTINGAND TESTABLE DESIGN のp445~447, p473~474) に記載された LFSRがある。

【手続補正5】

【補正対象書類名】明細書

【補正対象項目名】0005

【補正方法】変更

【補正内容】

【0005】動作において、各フリップフロップ52はデータのラッチを行なうクロック(図示しない)が入力されており、クロックの変化に応じて次段へのシフトを行なうように構成している。前段へのフィードバックをかけるときにはフィードバック信号を排他的論理和ゲート52により受けて出力する。フィードバックをかけるといより受けて出力する。フィードバックをかける)は、一般に特性多項式で求めることができる。このタップの位置とフリップフロップの段数を最適化することで最大2\*-1\_(NはLFSRの段数)の周期の疑似乱数を発生する。図12の4ビット構成の場合には、最大2\*-1の疑似乱数が発生可能であるが、タップの位置が最適化されていないため7種の疑似乱数を発生する

【手続補正6】

【補正対象審類名】明細書

【補正対象項目名】0010

【補正方法】変更

【補正内容】

【0010】図11に示したテスト機能付き半導体集積

回路の動作を説明する。まず、自己テスト時にはテスト 制御回路5により集積回路1全体を制御する。制御信号 Aにより疑似乱数発生用LFSR3から疑似乱数が発生 する。制御信号Bによりデータ圧縮用LFSR4においてデータ圧縮を行なう。疑似乱数発生用LFSR3の疑似乱数を用い、集積回路1内部の各機能プロック2を動作させる。各機能プロック2の動作結果は制御信号Bによりデータ圧縮用LFSRに取込まれ、ここでデータ圧縮される。機能プロック2をすべて動作させデータ圧縮が終了した後に、圧縮結果を集積回路1外部に出力し、良/不良を判定する。なお、この例では圧縮結果をのまま集積回路1外部に出力しているが、自己テストの期待値と圧縮結果を比較する判定回路を内蔵し、良/不良結果を外部に出力する場合もある。

【手続補正7】

【補正対象書類名】明細書

【補正対象項目名】0011

【補正方法】変更

【補正内容】

【0011】図14は多ピット構成のLFSRを複数個 用いた半導体集積回路(マイクロプロセッサ)を示すブ ロック図である。このマイクロプロセッサは文献(IC CD86 proceeding p. 169~173 "BUILT IN SELF TEST OF T HE8038<u>6</u>") に記載されている。同図を参照し て、PLAはプログラマブルロジックアレイ、BINA RYはパイナリーカウンタ、CROMはROM、ALU 25は期待値と実際の圧縮値を比較する比較用演算器、 EAXレジスタはALUでの比較結果を格納するレジス 夕である。この構成では、テスト用回路として3種の疑 似乱数発生用LFSR3(11ビット、19ビット、1 6ピット)、8種のデータ圧縮用LFSR (16ピット ×5, 18ピット, 19ピット, 37ピット)、テスト 用制御回路と比較用演算器を設けている。これらのテス ト用ハードウエアは半導体集積回路の面積の数%ないし 十数%を占めるため、テスト用ハードウエア自体の不良 は無視できなくなる。

【手続補正8】

【補正対象審類名】明細書

【補正対象項目名】0020

【補正方法】変更

【補正内容】

【0020】テスト回路のテスト時には、制御信号Aにより疑似乱数発生用LFSR3から疑似乱数を出力し、セレクタ6に入力する。セレクタ6は制御信号Sに応答してデータ圧縮用LFSR4に入力される。その後、データ圧縮用LFSR4は制御信号Bに応答して疑似乱数を圧縮し、テスト回路のテストの最後にその圧縮結果を集積回路1の外部に出力する。このことによ

り、機能プロック2を動作させることなく、疑似乱数発 生用しFSR3およびデータ圧縮用しFSR4を直接テ ストすることが可能となる。

【手続補正9】

- - . .

【補正対象書類名】明細書

【補正対象項目名】0032

【補正方法】変更

【補正内容】

【0032】図8は、この発明の第4の実施例を示すプロック図である。図8に示すテスト機能付き半導体集積回路は、テスト制御回路5のテストを行なうことを可能にする。図8を参照して、このテスト機能付き半導体集積回路が図1の半導体集積回路と異なるところは、

(1) セレクタ6と、テスト制御回路5 ~ との間にセレクタ16が設けられていること、(2) テスト制御回路5 ~ の出力データまたは機能プロック2の出力データを選択するセレクタ26が設けられていることである、

(3) テスト制御回路5 が1対のLFSR3および4とを制御する制御信号AおよびC、セレクタ6、16および26を制御するための制御信号B. EおよびDを発生していることである。なお、Fは<u>テスト</u>制御回路5 の内部信号である。その他の回路については、図1と同様であり、同一符号を付しその説明は適宜省略する。

【手続補正10】

【補正対象書類名】明細書

【補正対象項目名】0034

【補正方法】変更

【補正内容】

【0034】次に、図8に示すテスト機能付き半導体集積回路の動作を説明する。まずテスト時の制御はテスト制御回路5 ´から出力制御信号A~Eにより行ない、集積回路1全体を制御する。自己テスト時には制御信号Aにより疑似乱数発生用LFSR3から疑似乱数を出力しセレクタ6に入力する。セレクタ6は、制御信号Bに応答して機能プロック2側を選択して、疑似乱数を機能プロック2に入力する。疑似乱数を入力とした機能プロック2の動作結果はセレクタ26により選択されデータ圧縮用LFSR4に入力される。データ圧縮用LFSR4は制御信号Cに応答して動作結果を圧縮して自己テストは制御信号Cに応答して動作結果を圧縮して自己テストの最後に圧縮結果を集積回路1の外部に出力する。なお、セレクタ16は制御信号Eに応答してテスト制御回路5′に入力している。

【手続補正11】

【補正対象書類名】明細書

【補正対象項目名】0035

【補正方法】変更

#### 【補正内容】

【0035】テスト回路のテスト時には、制御信号Aに 応答して疑似乱数発生用LFSR3が疑似乱数を発生す る。この発生された疑似乱数はセレクタ6に入力され る。セレクタ6は制御信号Bに応答してテスト制御回路 5′ 側を選択し、疑似乱数をセレクタ16に入力する。 セレクタ16は制御信号Eに応答して疑似乱数を選択し テスト制御回路5′に入力する。テスト制御回路5′の 出力する制御信号A~Eは疑似乱数発生用LFSR3を 始めとする各テストプロックに入力すると同時にセレク タ26に疑似乱数データを入力する。また、テスト制御 回路5<u>′</u>内の制御信号Fもセレクタ26に入力される。 セレクタ26は制御信号Dに応答してテスト制御回路5 <sup>\*</sup> から出力される制御信号A~Fを圧縮し、その圧縮結 果を集積回路1の外部に出力する。こうすることによ り、機能プロック2を動作することなく、疑似乱数発生 用LFSR3、データ圧縮用LFSR4、テスト制御回 路5′のテストを直接行なうことが可能となる。すなわ ち、テスト回路のテスト時には疑似乱数をテスト制御回 路5′に入力し、テスト制御回路5′の出力である制御 信号A~Eをデータ圧縮して確認することにより、テス ト用ハードウエアのテストを実現している。

【手続補正12】

【補正対象書類名】明細書

【補正対象項目名】0036

【補正方法】変更

【補正内容】

【0036】なお、図8の実施例では、疑似乱数発生用 LFSR3のデータ長とテスト制御回路5´の入力信号 データ長が同じであり、かつテスト制御回路5´の出力 信号データ長とデータ圧縮用LFSR4のデータ長が同 じであることを条件とするが、それぞれのデータ長が異 なる場合は、図9に示すようにデータ長を調整する回路 を設ける必要がある。

【手続補正13】

【補正対象書類名】明細書

【補正対象項目名】0038

【補正方法】変更

【補正内容】

【0038】動作においてテスト回路のテスト時にはセレクタ6から出力した疑似乱数をテスト制御回路5<u>〜</u>に入力する。ピット圧縮回路7は制御信号Hに応答してNピットの疑似乱数をPピットに圧縮し、テスト制御回路5<sup>〜</sup>に入力する。また、セレクタ26から出力した総ピット長Qのテスト制御信号A〜Hはピット圧縮回路17でMピットに圧縮されてデータ圧縮回路4に入力され